સમાંતર પ્લેટ કેપેસિટરમાં અનુક્રમે $K_1$ અને $ K_2$ ડાઈ ઈલેકટ્રીક અચળાંક સાથે $t_1$ અને $t_2$ જાડાના સ્તરો મૂકવામાં આવે છે તો આ સંગ્રાહકની કેપેસિટી કેટલી ?

એક કેપેસિટરની બે પ્લેટો વચ્ચે થોડું ડાઇઇલેક્ટ્રિક છે અને તેને $\mathrm{D.C.}$ ઉદગમ સાથે જોડેલું છે. પછી બેટરીને છૂટી પાડીને ડાઇઈલેક્ટ્રિક દૂર કરવામાં આવે છે, તો કેપેસિટરનું કેપેસિટન્સ, સંગ્રહિત ઊર્જા, વિધુતક્ષેત્ર, એકઠો થયેલો વિધુતભાર અને વોટેજ એ વધશે, ઘટશે અથવા અચળ રહેશે ? તે જાણવો ?

એક સમાંતર પ્લેટ કેપેસિટર પાસે $20\, kV$ સ્થિતિમાન અને $2 \times  10^{-4} \,\mu F$ કેપેસિટન્સ છે. જો પ્લેટનું ક્ષેત્રફળ $0.01\, m^2$ હોય અને પ્લેટો વચ્ચેનું અંતર $2\ mm$ હોય તો માધ્યમનું ડાઈઈલેકટ્રીક અચળાંક શોધો.

એક સમાંતર પ્લેટ કેપેસીટરની પ્લેટની લંબાઈ $l$ અને પહોળાઈ $w$ અને બે પ્લેટ વચ્ચેનું અંતર $d$ છે. તેને $V$ $emf$ ધરાવતી બેટરી સાથે જોડેલ છે. $d$ જાડાઈ અને $k =4$ ડાઈઇલેક્ટ્રિક અચળાંક ધરાવતો એક સ્લેબ કેપેસીટરની બે પ્લેટ વચ્ચે દાખલ કરવામાં આવે છે સ્લેબને પ્લેટની અંદર કેટલી લંબાઈ સુધી દાખલ કરવો જોઈએ કે જેથી કેપેસીટરમાં સંગ્રહ પામતી ઉર્જા શરૂઆતની સંગ્રહિત ઉર્જા કરતાં બમણી થાય?

$\mathrm{K} = 2$ ડાઇલેક્ટ્રિક અચળાંકવાળા કૅપેસિટરના કૅપેસિટન્સનું સૂત્ર લખો.