સ્વાધ્યાયમાં આપેલા કેપેસિત્રમાં $3\,mm$ જાડાઇની માઇકા ( અબરખ )ની પ્લેટ ( ડાઈલેક્ટ્રિક અચળાંક $+6$ ) કેપેસીટરની બે પ્લેટ વચ્ચે
$(a)$ વૉલ્ટેજ સપ્લાય જોડેલો રહે ત્યારે,
$(b)$ વૉલ્ટેજ સપ્લાયનું જોડાણ દૂર કર્યા બાદ
-દાખલ કરવામાં આવે તો, દરેક કિસ્સામાં શું થાય તે સમજાવો.
સ્વાધ્યાયમાં આપેલા કેપેસિત્રમાં $3\,mm$ જાડાઇની માઇકા ( અબરખ )ની પ્લેટ ( ડાઈલેક્ટ્રિક અચળાંક $+6$ ) કેપેસીટરની બે પ્લેટ વચ્ચે
$(a)$ વૉલ્ટેજ સપ્લાય જોડેલો રહે ત્યારે,
$(b)$ વૉલ્ટેજ સપ્લાયનું જોડાણ દૂર કર્યા બાદ
-દાખલ કરવામાં આવે તો, દરેક કિસ્સામાં શું થાય તે સમજાવો.
$(a)$ Dielectric constant of the mica sheet, $k=6$
If voltage supply remained connected, voltage between two plates will be constant. Supply voltage, $V =100 \,V$ Initial capacitance, $C =1.771 \times 10^{-11}\, F$
New capacitance, $C _{1}=k \,C =6 \times 1.771 \times 10^{-11} \,F =106\, pF$
New charge, $q_{1}=C_{1} \,V=106 \times 100 \,pC =1.06 \times 10^{-8}\, C$
Potential across the plates remains $100\, V$
$(b)$ Dielectric constant, $k=6$ Initial capacitance, $C =1.771 \times 10^{-11}\, F$
New capacitance, $C _{1}=k\, C =6 \times 1.771 \times 10^{-11} F =106 \,pF$
If supply voltage is removed, then there will be constant amount of charge in the plates. Charge $=1.771 \times 10^{-9}\,C$
Potential across the plates is given by,
$V_{1}=\frac{q}{C_{1}}=\frac{1.771 \times 10^{-9}}{106 \times 10^{-12}}=16.7 \,V$
Similar Questions
જો ${q}_{{f}}$ એ કેપેસિટર પ્લેટો પરનો મુક્ત વિદ્યુતભાર અને ${q}_{{b}}$ એ કેપેસિટર વચ્ચે મૂકવામાં આવેલા ડાઇલેક્ટ્રિક અચળાંક $k$ ના ડાઇલેક્ટ્રિક ચોચલા પરનો બાઉન્ડ ચાર્જ હોય, તો બાઉન્ડ ચાર્જ $q_{b}$ ને કઈ રીતે દર્શાવાય?
જો ${q}_{{f}}$ એ કેપેસિટર પ્લેટો પરનો મુક્ત વિદ્યુતભાર અને ${q}_{{b}}$ એ કેપેસિટર વચ્ચે મૂકવામાં આવેલા ડાઇલેક્ટ્રિક અચળાંક $k$ ના ડાઇલેક્ટ્રિક ચોચલા પરનો બાઉન્ડ ચાર્જ હોય, તો બાઉન્ડ ચાર્જ $q_{b}$ ને કઈ રીતે દર્શાવાય?
- [JEE MAIN 2021]
સમાંતર પ્લેટ કેપેસીટરની પ્લેટો $100\ V$ સુધી વિદ્યુતભારીત કરેલ છે. હવે $2\ mm$ જાડાઇની પ્લેટને બે પ્લેટો વચ્ચે દાખલ કરવામાં આવે છે તથા સમાન વિદ્યુત સ્થીતીમાન જાળવી રાખવા માટે કેપેસીટરની બે પ્લેટો વચ્ચેનું અંતર $1.6\, mm $ વધારવામાં આવે તો પ્લેટનો ડાઇ ઇલેકટ્રીક અચળાંક....
સમાંતર પ્લેટ કેપેસીટરની પ્લેટો $100\ V$ સુધી વિદ્યુતભારીત કરેલ છે. હવે $2\ mm$ જાડાઇની પ્લેટને બે પ્લેટો વચ્ચે દાખલ કરવામાં આવે છે તથા સમાન વિદ્યુત સ્થીતીમાન જાળવી રાખવા માટે કેપેસીટરની બે પ્લેટો વચ્ચેનું અંતર $1.6\, mm $ વધારવામાં આવે તો પ્લેટનો ડાઇ ઇલેકટ્રીક અચળાંક....
ધ્રુવીય અને અધ્રુવીય અણુઓ કોને કહે છે ?
ધ્રુવીય અને અધ્રુવીય અણુઓ કોને કહે છે ?
એક સમાંતર પ્લેટ કેપેસીટરના ડાઈઈલેક્ટ્રીક દ્રવ્યનો ડાઈઈલેક્ટ્રીક અચળાંક $K$ છે. કેપેસીટરનું કેપેસીટન્સ $C$ છે અને તેને $V$ વોલ્ટેજ સુધી ચાર્જ કરવામાં આવે છે. કેપેસીટરની બે પ્લેટ વચ્ચેથી ડાઈઈલેક્ટ્રીક દ્રવ્ય ધીમે ધીમે દૂર કરવામાં આવે છે અને પછી ફરીથી ભરવામાં આવે છે. આ પ્રક્રિયા દરમિયાન તંત્ર દ્વારા થતું પરિણામી કાર્ય કેટલું હશે?
એક સમાંતર પ્લેટ કેપેસીટરના ડાઈઈલેક્ટ્રીક દ્રવ્યનો ડાઈઈલેક્ટ્રીક અચળાંક $K$ છે. કેપેસીટરનું કેપેસીટન્સ $C$ છે અને તેને $V$ વોલ્ટેજ સુધી ચાર્જ કરવામાં આવે છે. કેપેસીટરની બે પ્લેટ વચ્ચેથી ડાઈઈલેક્ટ્રીક દ્રવ્ય ધીમે ધીમે દૂર કરવામાં આવે છે અને પછી ફરીથી ભરવામાં આવે છે. આ પ્રક્રિયા દરમિયાન તંત્ર દ્વારા થતું પરિણામી કાર્ય કેટલું હશે?
- [AIEEE 2007]
એક સમાંતર પ્લેટ કેપેસીટરની પ્લેટની લંબાઈ $l$ અને પહોળાઈ $w$ અને બે પ્લેટ વચ્ચેનું અંતર $d$ છે. તેને $V$ $emf$ ધરાવતી બેટરી સાથે જોડેલ છે. $d$ જાડાઈ અને $k =4$ ડાઈઇલેક્ટ્રિક અચળાંક ધરાવતો એક સ્લેબ કેપેસીટરની બે પ્લેટ વચ્ચે દાખલ કરવામાં આવે છે સ્લેબને પ્લેટની અંદર કેટલી લંબાઈ સુધી દાખલ કરવો જોઈએ કે જેથી કેપેસીટરમાં સંગ્રહ પામતી ઉર્જા શરૂઆતની સંગ્રહિત ઉર્જા કરતાં બમણી થાય?
એક સમાંતર પ્લેટ કેપેસીટરની પ્લેટની લંબાઈ $l$ અને પહોળાઈ $w$ અને બે પ્લેટ વચ્ચેનું અંતર $d$ છે. તેને $V$ $emf$ ધરાવતી બેટરી સાથે જોડેલ છે. $d$ જાડાઈ અને $k =4$ ડાઈઇલેક્ટ્રિક અચળાંક ધરાવતો એક સ્લેબ કેપેસીટરની બે પ્લેટ વચ્ચે દાખલ કરવામાં આવે છે સ્લેબને પ્લેટની અંદર કેટલી લંબાઈ સુધી દાખલ કરવો જોઈએ કે જેથી કેપેસીટરમાં સંગ્રહ પામતી ઉર્જા શરૂઆતની સંગ્રહિત ઉર્જા કરતાં બમણી થાય?
- [JEE MAIN 2020]